Prochaines sessions

Voir tout le calendrier

Auteur(s) :

Tarif : 1460 €*

*prix indicatif sujet à variation

Prérequis :

  • LabVIEW Core 1
  • Expérience de navigation et de programmation d'applications de petite taille en LabVIEW

Objectifs

  • Compiler un VI LabVIEW FPGA et le déployer sur du matériel NI d'E/S reconfigurables
  • Contrôler le cadencement, la synchronisation et la priorité des opérations sur la cible FPGA
  • Créer des solutions déterministes de contrôle et de simulation sur la plate-forme LabVIEW

 

Programme

Journée 1

Présentation de LabVIEW FPGA

Cette leçon présente la technologie FPGA et LabVIEW FPGA. Les points traités comprennent :

Le toolkit LabVIEW FPGA permet l'écriture et la compilation des programmes et la programmation des FPGA embarqués dans les cibles National Instrument

  • Présentation de la technologie FPGA
  • Composant d’un système FPGA
  • Comparaison avec DAQmx
  • Exemples d’application LabVIEW FPGA
Commencer avec LabVIEW FPGA

Dans cette leçon, vous découvrez deux architectures majeures RIO : FPGA sur Windows et FPGA sur temps-réel. Vous découvrez également deux plateformes RIO différentes : le matériel de la série R et les CompactRIO. Vous apprenez ensuite à configurer votre matériel RIO dans Measurement and Automation Explorer (MAX) et à créer un projet LabVIEW FPGA. Les points traités comprennent :

Le gestionnaire de projet LabVIEW permet de regrouper les programmes destinés aux différents composants du système cible: Processeur RT, FPGA, Host ...

  • Evaluer les exigences système
  • Configurer votre système
  • Créer un projet LabVIEW FPGA
Programmer avec LabVIEW FPGA

Dans cette leçon, vous apprenez à reconfigurer une cible FPGA en utilisant le module LabVIEW FPGA. Vous comprenez comment la logique est implémentée sur le FPGA et comment le code LabVIEW est traduit et compilé sur le matériel FPGA. Après avoir développé un VI FPGA, vous le testez, le déboguez, le compilez et enfin l’exécutez sur la cible FPGA. Vous examinez les différents rapports générés pendant la compilation et apprenez à optimiser votre code pour la taille. Les points traités comprennent :

L'écriture d'un programme avec LabVIEW FPGA s'apparente à celle d'un programme plus classique, avec cependant des possibilités différentes

  • Développer un VI FPGA
  • Communication interactive avec la face avant
  • Sélectionner un mode d’exécution
  • Compiler un VI FPGA
  • Optimisations de bases
Utiliser les Entrée/Sorties FPGA

Dans cette leçon vous apprenez à ajouter des E/S FPGA à votre projet LabVIEW et à les utiliser dans votre diagramme. Vous apprenez aussi la différence entre les E/S depuis le matériel de la série R et les châssis CompactRIO. Les points traités comprennent :

L'accès aux entrées/sorties des cibles FPGA se fait de manière transparente pour l'utilisateur. Seule la configuration des modules d'E/S se fait par l'explorateur de projet.

  • Configurer des Entrées/Sorties FPGA
  • Type d’E/S
  • Utiliser les fonctions mathématiques entières
  • Utiliser les E/S Compact RIO
  • Gérer les erreurs d’E/S FPGA

 

Journée 2

Cadencer un VI FPGA

Dans cette leçon vous apprenez comment configurer la fréquence d’exécution des boucles FPGA, ajouter un délai entre des événements et tester les performances de votre code FPGA. Les points traités comprennent :

La structure interne des FPGA permet un cadencement plus rapide des boucles et une vrai exécution parallèle.

  • Configurer la fréquence d’exécution des boucles
  • Créer un délai entre des événements
  • Mesurer le temps entre des événements
  • Tester la période d’exécution d’une boucle
Exécution d’un code dans une Single-Cycle Timed Loop (SCTL)

Dans cette leçon, vous apprenez à améliorer les performances de votre VI FPGA en utilisant une Single-Cycle Timed Loop (SCTL) qui s’exécute à la fréquence de l’horloge FPGA. Les points traités comprennent :

Pour les applications déterministes, LabVIEW FPGA permet de traiter le contenu d'une boucle comme devant s'exécuter en un seul coup d'horloge

  • Flux de donnée FPGA
  • Single-Cycle timed loop
  • Corriger les erreurs dans le SCTL
  • Utiliser les horloges FPGA
  • Optimiser le code au sein d’une boucle While
  • Pipelining
Traitement du signal

Dans cette leçon, vous apprenez plusieurs manières de traiter le signal dans un VI FPGA. Les points traités comprennent :

LabVIEW FPGA intègre des fonctions de traitement du signal optimisées pour les FPGA Xilinx

  • Utiliser le type de donner fixed-point
  • Utiliser le single-precision floating point
  • Effectuer des calculs et de l’analyse en FPGA
  • Effectuer des calculs performants
Partager des données sur le FPGA

Dans cette leçon, vous apprenez différentes manières de transférer des données entre plusieurs boucles dans un VI FPGA. Vous découvrez les avantages de chaque technique et quand les utiliser. Les points traités comprennent :

L'échange d'informations entre boucles sur un FPGA se fait via un espace mémoire mis à disposition de l'utilisateur

  • Boucles en parallèles
  • Ressources partagées
  • Partager la dernière valeur
  • Transfert de données bufferisées
  • Comparaison des méthodes de transferts

 

Journée 3

Synchroniser les boucles FPGA et les Entrées/Sorties

Dans cette leçon, vous apprenez comment synchroniser les boucles et les E/S dans un VI FPGA. Les points traités comprennent :

La synchronisation de boucles avec LabVIEW FPGA peut se faire en utilisant des occurences

  • Synchroniser les boucles FPGA
  • Synchroniser les E/S des modules de la série C
Programmation modulaire

Dans cette leçon, vous apprenez comment utiliser de la manière la plus efficace les sous VIs dans votre application FPGA. Les points traités comprennent :

Selon comment sont configuré les VI inclus dans un programme LabVIEW FPGA, leur implantation dans le composant peut grandement varier

  • Utiliser des sous VIs sur le FPGA
  • Réentrance ou non réentrance en FPGA
  • Passer des items FPGA à des sous VIs
  • Tester des sous-VIs FPGA
Communiquer entre le FPGA et un hôte

Dans cette leçon, vous apprenez comment interfacer un VI FPGA depuis un hôte Window ou temps-réel. Les points traités comprennent :

La communication entre un programme LabVIEW FPGA et une machine hôte est soumise à la lenteur du réseau Ethernet

  • Communiquer avec le FPGA depuis un hôte
  • Déployer un VI FPGA
  • Transférer la dernière valeur
  • Transférer des données bufferisées
  • Synchroniser le VI hôte et le VI FPGA
  • Concevoir un watchdog FPGA

 

Cette formation vous intéresse ?